Zero ASIC baru-baru ini mengumumkan Wildebeest , dengan mendakwa ia sebagai alat sintesis FPGA berprestasi tertinggi di dunia. Walau bagaimanapun, sambutan komuniti adalah bercampur-campur, dengan perbincangan lebih memfokuskan kepada cara syarikat itu meletakkan sumbangannya kepada ekosistem sumber terbuka berbanding pencapaian teknikal.
Dakwaan Pemasaran vs Realiti Teknikal
Komuniti dengan cepat mengenal pasti bahawa Wildebeest bukanlah alat sintesis yang berdiri sendiri seperti yang dicadangkan oleh pemasaran, tetapi sebaliknya merupakan plugin untuk rangka kerja sintesis sumber terbuka Yosys yang sedia ada. Perbezaan ini telah mencetuskan perdebatan mengenai atribusi yang betul dalam projek sumber terbuka. Pengkritik berhujah bahawa walaupun Zero ASIC telah mengikuti keperluan undang-undang pelesenan sumber terbuka, persembahan pemasaran membuatkan ia kelihatan seolah-olah mereka membangunkan keseluruhan enjin sintesis dari awal.
Penambahbaikan teknikal adalah nyata tetapi secara berperingkat. Wildebeest memperkenalkan teknik pengoptimuman yang merupakan amalan standard dalam alat komersial, dengan inovasi utama ialah pemilihan algoritma yang sesuai saiz untuk kerumitan litar yang berbeza. Alat ini boleh mengendalikan reka bentuk sehingga 1 juta LUT dan menggunakan perpustakaan sintesis logik ABC yang menjana kuasa sebahagian besar fungsi Yosys dengan lebih baik.
Sintesis FPGA menukar kod bahasa penerangan perkakasan kepada format yang boleh diprogramkan ke dalam Field-Programmable Gate Arrays. LUT (Look-Up Tables) adalah blok binaan asas dalam FPGA yang melaksanakan fungsi logik.
Perbandingan Alat FPGA Sumber Terbuka vs. Proprietari
| Ciri | Alat Vendor | Yosys | Wildebeest |
|---|---|---|---|
| Sokongan FPGA | Ya | Terhad | Sifar, ASIC sahaja |
| Penguncian Vendor | Ya | Tidak | Tidak |
| Sumber Terbuka | Tidak | Ya | Ya |
| Saiz Pemasangan | 100+ GB | Kecil | Kecil |
| Prestasi (QoR) | Hebat | Baik | Mendakwa Unggul |
| Keteguhan | Hebat | Baik | Tidak Diketahui |
Kebimbangan Penanda Aras dan Kekeliruan Seni Bina
Dakwaan prestasi telah menarik skeptisisme daripada komuniti teknikal. Keputusan penanda aras membandingkan seni bina FPGA yang berbeza, menjadikan perbandingan prestasi langsung dipersoalkan. Yang paling ketara, peranti z1060 dan z1010 Zero ASIC sendiri tidak wujud sebagai produk komersial - ia adalah sebahagian daripada pembangunan seni bina FPGA syarikat itu sendiri.
Bukan itu sahaja, peranti mereka 'z1060' tidak wujud di luar catatan blog ini. Kami benar-benar tidak tahu apa itu.
Pendedahan ini telah menyebabkan sesetengah pihak melihat pengumuman itu sebagai terutamanya mempamerkan reka bentuk FPGA Zero ASIC sendiri berbanding penambahbaikan sintesis tujuan umum. Syarikat mengakui batasan ini, menjelaskan bahawa sebagai vendor FPGA , mereka tidak akan mengoptimumkan kompiler untuk perkakasan pesaing.
Prestasi Wildebeest vs. Alat Pesaing (CPU picorv32)
| Peranti | Seni Bina | Alat | LUT | Kedalaman Logik |
|---|---|---|---|---|
| z1060 | LUT6 | Wildebeest | 2,312 | 40 |
| z1060 | LUT6 | Wildebeest (pengoptimuman kelewatan) | 2,677 | 6 |
| Vendor-1 | LUT6 | Proprietari | 2,870 | 7 |
| Vendor-2 | LUT6 | Proprietari | 2,947 | 8 |
| xc7 | LUT6 | Yosys 0.56 | 3,072 | 17 |
Cabaran Rantaian Alat Sumber Terbuka yang Lebih Luas
Perbincangan telah menyerlahkan cabaran berterusan dalam alat pembangunan FPGA . Walaupun pembangunan mikropengawal sebahagian besarnya telah beralih kepada rantaian alat sumber terbuka yang ringan, alat FPGA kekal kembung dan proprietari. Alat vendor boleh memerlukan pemasangan 100+ GB , dengan sesetengahnya mencapai beberapa ratus gigabait disebabkan data masa khusus peranti dan fail lesen yang diduplikasi.
Komuniti melihat janji dalam alternatif sumber terbuka tetapi menyatakan jurang ketara masih kekal. Untuk vendor FPGA utama seperti Xilinx dan Intel (dahulunya Altera ), rantaian alat sumber terbuka lengkap menghadapi halangan disebabkan format bitstream dan konfigurasi penghalaan yang tidak didokumentasikan. Walaupun usaha kejuruteraan terbalik wujud untuk seni bina lama seperti Xilinx Series 7 , ia tidak mempunyai data masa yang teguh yang diperlukan untuk keyakinan komersial.
Keputusan Komuniti
Walaupun terdapat kebimbangan atribusi, ramai ahli komuniti menghargai sumbangan teknikal Zero ASIC dan keluaran sumber terbuka. Syarikat telah menyediakan kod sumber dan mengiktiraf pengarang asal dengan betul, walaupun persembahan pemasaran boleh menjadi lebih jelas mengenai kebergantungan asas.
Ujian sebenar ialah sama ada pembangun lain menyesuaikan pengoptimuman Wildebeest untuk seni bina FPGA yang bersaing, yang berpotensi memberi manfaat kepada keseluruhan ekosistem sintesis sumber terbuka. Buat masa ini, ia mewakili satu lagi langkah ke arah matlamat komuniti untuk mencipta LLVM untuk sintesis - standard terbuka berprestasi tinggi yang boleh mencabar rantaian alat proprietari.
ABC ialah perpustakaan sintesis logik dan pengesahan yang dibangunkan di UC Berkeley yang menyediakan algoritma pengoptimuman teras yang digunakan oleh banyak alat sintesis.
Rujukan: Zero ASIC releases Wildebeest, the world's highest performance FPGA synthesis tool.