Transport Triggered Architecture ( TTA ) mewakili pendekatan yang menarik dalam reka bentuk CPU di mana hanya arahan pemindahan diperlukan untuk pengiraan. Pelaksanaan terkini CPU TTA yang ringkas telah mencetuskan perbincangan mengenai seni bina pengkomputeran minimalis, tetapi komuniti telah menyerlahkan fakta yang menarik: seni bina x86 Intel sudah boleh berfungsi sebagai sistem MOV-sahaja.
 |
|---|
| Sebuah catatan blog yang membincangkan "Seni bina CPU yang pelik" termasuk pandangan tentang CPU MOV sahaja dan kaitannya dengan seni bina x86 Intel |
Intel x86 Sudah Menyokong Pengkomputeran MOV-Sahaja
Pendedahan paling mengejutkan daripada perbincangan komuniti ialah seni bina x86 Intel yang sedia ada sudah lengkap Turing menggunakan hanya arahan MOV. Keupayaan ini telah ditunjukkan melalui projek seperti movfuscator, yang boleh menyusun program C ke dalam pemasangan x86 menggunakan operasi MOV secara eksklusif. Teknik ini mengeksploitasi mod pengalamatan yang kompleks dan kesan sampingan yang tersedia dalam arahan MOV x86 untuk melakukan pengiraan dan operasi aliran kawalan.
Walau bagaimanapun, melaksanakan pengkomputeran MOV-sahaja pada x86 datang dengan overhed yang ketara. Arahan MOV x86 yang mematuhi spesifikasi memerlukan transistor yang jauh lebih banyak daripada keseluruhan CPU TTA yang ringkas, menjadikannya lebih kepada rasa ingin tahu akademik daripada penyelesaian praktikal untuk pengkomputeran minimalis.
Faedah dan Had Seni Bina TTA
Transport Triggered Architecture menawarkan kelebihan tulen untuk aplikasi tertentu. Dalam sistem TTA, tiada ALU atau daftar tradisional dalam teras CPU. Sebaliknya, komponen ini wujud sebagai peranti periferal yang dipetakan memori. Pengiraan berlaku dengan memindahkan data antara unit khusus ini dan bukannya melaksanakan arahan aritmetik secara langsung.
Ahli komuniti telah mengenal pasti bahawa seni bina TTA berfungsi dengan baik terutamanya untuk aplikasi pemprosesan isyarat digital di mana corak aliran data boleh diramal dan konsisten. Seni bina ini juga menawarkan kemungkinan menarik untuk pelaksanaan FPGA, di mana menambah daftar adalah murah dan berbilang operasi MOV boleh dilaksanakan secara selari.
CPU hanya bergerak dalam CPU, seperti dari satu daftar ke yang lain. Jadi semua pergerakan adalah sangat pantas.
Walau bagaimanapun, sistem TTA menghadapi cabaran ketara dengan operasi aliran kawalan. Pertukaran konteks menjadi sangat mahal kerana keadaan pemproses tersebar di seluruh banyak unit yang dipetakan memori di seluruh sistem. Ini menjadikan TTA tidak sesuai untuk pengkomputeran tujuan umum di mana multitasking adalah penting.
Spesifikasi CPU TTA
- Lebar Arahan: 32 bit (16 bit alamat sumber + 16 bit alamat destinasi)
- Kitaran Jam: 4 kitaran setiap arahan
- Lebar Bas: 16 bit
- Susun Atur Memori:
- 0x0000-0x7FFF: Memori arahan
- 0x8000-0x8FFF: RAM
- 0x0000-0x100: ALU
- 0x1000-0x100: Blok kawalan aliran
- 0x8000: Blok GPIO
- 0xFFFF: Pembilang program
Aplikasi Praktikal dan Potensi Masa Depan
Walaupun terdapat had, seni bina TTA menunjukkan harapan dalam sistem terbenam di mana kesederhanaan dan kos adalah keutamaan. Keupayaan untuk melaksanakan CPU yang berfungsi dengan kiraan gerbang minimum menjadikannya menarik untuk reka bentuk berasaskan FPGA atau aplikasi khusus yang tidak memerlukan ciri sistem pengendalian yang kompleks.
Komuniti telah menyatakan bahawa reka bentuk TTA berfungsi dengan baik apabila mengelakkan pertukaran konteks sepenuhnya. Pendekatan ini sesuai dengan aplikasi terbenam seperti pengawal paparan atau antara muka sensor di mana satu tugas khusus berjalan berterusan tanpa gangguan.
Sesetengah pembangun telah bereksperimen dengan sistem TTA berbilang teras di mana setiap teras mengendalikan tugas yang berasingan, berkomunikasi melalui hab memori berkongsi. Pendekatan ini mengatasi masalah pertukaran konteks sambil mengekalkan kesederhanaan seni bina yang menjadikan TTA menarik.
Komponen Utama Yang Diperlukan
- CPU yang mampu memindahkan data
- Pembilang program (menggunakan pembilang 74,161)
- ALU (menggunakan cip ALU 74181)
- Blok kawalan cabang/aliran
- Pemacu bas dan selak 16-bit
- Logik penyahkodan alamat
- Blok GPIO untuk penyahpepijatan
Alat Pembangunan dan Cabaran Pelaksanaan
Walaupun membina sistem TTA secara konsepnya mudah, pelaksanaan praktikal menghadapi cabaran toolchain. Menulis penyusun untuk seni bina TTA terbukti sukar kerana set arahan sangat minimum. Kebanyakan projek TTA sedia ada bergantung pada kod pemasangan yang ditulis tangan atau alat pembangunan khusus seperti OpenASIP, yang menyediakan kedua-dua keupayaan definisi seni bina dan penjanaan penyusun.
Nilai pendidikan sistem TTA tidak boleh diabaikan. Membina CPU TTA membantu pembangun memahami konsep pengkomputeran asas tanpa terjebak dalam pengurusan saluran paip yang kompleks atau isu pelaksanaan superscalar yang melanda reka bentuk pemproses moden.
TTA mewakili alternatif yang menarik kepada seni bina CPU konvensional, menawarkan kelebihan unik untuk aplikasi tertentu sambil menyerlahkan bagaimana pendekatan berbeza kepada pengiraan boleh mencapai hasil yang sama melalui cara yang berbeza secara radikal.